Ansysは、今日の学生が成功を収めるために、シミュレーションエンジニアリングソフトウェアを学生に無料で提供することを約束します。
Ansysは、今日の学生が成功を収めるために、シミュレーションエンジニアリングソフトウェアを学生に無料で提供することを約束します。
Ansysは、今日の学生が成功を収めるために、シミュレーションエンジニアリングソフトウェアを学生に無料で提供することを約束します。
Ansysブログ
October 10, 2019
エンジニアは、もはや電磁クロストークを無視することはできません。クロストークとは何か、それをどのように見つけ、どのように修正するかを理解する必要があります。
電磁波(EM)クロストークとは、電磁信号が他の電子信号に影響を与えることで生じる干渉のことです。エンジニアはこの現象をカップリングやノイズと呼ぶこともあります。
エンジニアは、もはや電磁クロストークを無視することはできません。クロストークとは何か、どのように見つけ、どのように修正するかを理解する必要があります。
干渉を引き起こすEM信号はアグレッサーと呼ばれ、クロストークの影響を受けるEM信号はビクティムと呼ばれます。
クロストークには2つのメカニズムがあります。
クロストークを無視してシステムオンチップ(SoC)アーキテクチャを開発するエンジニアは、大きなリスクを負っています。クロストークは、電子機器の設計エラーを引き起こし、市場投入の遅れやコスト超過につながる可能性があります。
EMクロストーク解析の複雑さを理解するために、エンジニアはこの問題を容量性カップリングと対比させることができます。
容量結合は近接していると強く、離れていると弱くなります。そのため、遠く離れた信号線同士の容量結合は無視しても問題ありません。これに対して、誘導性の磁気結合は、比較的離れた信号間では無視できません。
電磁波クロストークが問題の原因であるかどうかを判断するのは難しいことです。
EMクロストークはより困難です。まず、問題の症状は、タイミング不良のように1つの指標では現れません。その代わり、クロストークは、設計ごとに異なる重要な性能基準の劣化として現れることが多いのです。したがって、問題をクロストークとして特定することが最初の課題となります。
さらに複雑なことに、クロストークは通常、デジタル、アナログ、およびRF(Radio Frequency)ブロック間の不要なカップリングを伴います。どちらかがアグレッサーになることもあれば、ビクティムになることもあります。
EMクロストークは、設計ごとに異なる方法で特定、デバッグ、解決する必要があります。従来の解決策は、問題を引き起こす動作モードを防ぐためのアーキテクチャやソフトウェアの工夫でした。しかし、設計の複雑化、高速化に伴い、経済的にも技術的にも無理が生じてきています。
EMクロストークを正確にモデル化するためには、エンジニアは以下のような非常に複雑な物理的構造を解析し、モデル化する必要があります。
EMクロストークのモデリングは、すべてのコンポーネントを含める必要があるため、複雑になりがちです。
これらの構造の多くは、物理的に複雑なレイアウトをしており、抵抗、キャパシタンス、インダクタンス、結合容量、相互インダクタンスをシミュレーションするためには、大きなメッシュが必要です。
クロストークモデルのサイズを増大させる2つ目のモデリング要因は、エンジニアが設計内の小さな境界ボックスに焦点を限定してEMクロストークを解析できないことです。電気的な容量結合を評価する場合は、近隣のビクティムの信号を解析することが有効です。しかし、磁界は大きなループに沿って移動したり、ビクティム信号のすぐ近くでなくても形成されたり、チップのレイアウト全体を取り囲んだりします。
さらに、EMクロストークツールで生成されるモデルのサイズを制限することは困難です。なぜなら、クロストーク問題の原因となるすべてのネットと、回路の性能に影響を与える可能性のあるすべてのネットと構造を含める必要があるからです。
開発の下流で役に立つためには、クロストークモデルが必要です。
この3つの要件は、クロストークモデルの典型的なサイズと複雑さを考えると、満たすのは難しいと言えます。
電子システムの高帯域化と小型化が求められているため、EMクロストークはエンジニアにとって大きな関心事です。そのため、高速回路と高帯域チャネルが近接しています。
電子機器の小型化に伴い、クロストークが大きな問題となります。
さらに、内部クロック周波数の継続的な上昇(5~10GHz)とデータレートの上昇(10Gbps以上)もクロストーク問題の発生を促進しています。
つまり、高速かつ小型の電子機器はクロストークを発生させ、消費者の要求は寄生インダクタンスや誘導結合を無視できないほどのSoCトレンドを生み出しています。
クロストークの原因となるアーキテクチャやアプリケーションの設計傾向は数多くあります。
例えば、EMクロストークは周波数に依存します。しかし、エンジニアは単純な周波数でEMクロストークを解析することはできません。
例えば、立ち上がりと立ち下がりが速いクロック信号には、大きな高調波周波数成分が含まれています。例えば、10GHzで動作するクロックには、50GHzで動作する5次高調波の周波数成分が含まれています。
同じシステムで複数のイーサネットレーンを使用すると、クロストークの悪夢となる可能性があります。
しかし、オンチップのクロック周波数を25GHzにしようとすると、マイクロ波に相当する3次高調波をいかに安全にモデル化するかが課題となります。
EMクロストークは、信号の大きさ、またはノイズレベルに影響を与えます。したがって、クロストークの影響は、SoCアプリケーションの低消費電力化に伴う信号電圧レベルの低下とノイズに対する感度の増加によって、さらに悪化します。
イーサネット、ファイバーチャネル、PCI(Peripheral Component Interconnect)もクロストークの原因になり得ます。高速データ転送を実現するため、これらのバスでは複数のシリアルレーンを並列に動作させています。例えば、100Gbpsのイーサネットでは、それぞれが10Gbpsで動作するチャンネルを10個使用することができます。このように多くの高速シリアルレーンが1つのシステムに存在する場合、すべてのレーンが加害者にも被害者にもなりうる、まさにクロストークの悪夢です。
その他、EMクロストークの可能性を高めるアーキテクチャ的な傾向として、以下のようなものがあります。
SoCの統合では、高速デジタル回路、アナログおよびRFブロックが近接して配置されます。そのため、これらのコンポーネントの内部や各ブロック間でクロストークが発生する可能性があります。
ほとんどのEDAツールは、デジタル、アナログ、RFなど、特定の設計タイプに合わせて作られています。しかし、クロストークはこれらの境界線に制限されるものではありません。言い換えれば、エンジニアが電子部品の設計に通常使用するタイプの解析は、クロストークを無視しているかもしれません。
Ansys Pharos は、エンジニアがクロストークを特定するのに役立ちます。
高度な技術とSoCアーキテクチャの出現により、電磁クロストークを無視することはリスクを伴います。
Ansys Pharos を使用してクロストークを特定し、緩和する方法をご紹介します 。
クロストークの詳細については、ウェビナーの録画をご覧ください:De-Risking High-Speed Serial Links from On-Chip Electromagnetic Crosstalk and Power Distribution Issues.
We’re here to answer your questions and look forward to speaking with you. A member of our Ansys sales team will contact you shortly.