抑制DDR系统电源噪声

作者: Déborah Cogoni、 Laurent SchwarzDavid Auchère,法国格勒诺布尔市STMicroelectronics公司信号与电源完整性工程师

智能互联产品需要在更纤小且多变的封装中集成更多功能。随着全局功率预算的降低以及支持丰富功能所需的工作频率不断提升,工程师正面临着如何降低电源噪声这一问题。芯片、封装和印刷电路板都是电源噪声的“罪魁祸首”,因此,为了确保实现无差错性能,必须优化整个系统,才能降低晶体管电压与接地端子之间的噪声。STMicroelectronics工程师采用ANSYS工具确定并纠正了复杂DDR系统设计中的电源完整性问题,有效避免了产品延期发布。

Save PDF
electronics power supply noise

在研发用于最新DDR系统的参考板时,STMicroelectronics工程师需要在紧迫的期限内实现信号与电源完整性。优化这款设计需要对所有组成部分进行建模,如片上DDR物理器件(PHY)、连接PHY的协议、存储器芯片、封装、印刷电路板(PCB)、解耦电容器等。STMicroelectronics工程师采用ANSYS Electronics DesktopSIwave在频域和时域中对完整的系统设计进行了仿真,期间他们发现并修复了一个重要问题,如果在设计早期没有检测出这个问题,则可能会需要设计返工。ANSYS信号与电源完整性工具集提供的综合仿真方法将验证多种配置所需的时间从两、三周大幅缩短到一个星期。

“这种方法将DDR系统验证时间缩短了50~66%,并已成为STMicroelectronics的标准工作流程。”

完整系统仿真

DDR system diagram

在新的DDR系统中,单物理接口芯片(红色)可与不同配置(蓝色)连接。

 

IBIS schematic

IBIS schematic for simulation

 

可将DDR系统与单个PHY一起使用,以支持多种存储器配置,包括单个或多个DDR2或DDR3芯片。在设计参考板的过程中,工程师需要测试每种存储器配置的信号与电源完整性是否合规。客户往往会根据参考板设计自己的电路板,而STMicroelectronics利用参考板设计的附属产品则可为客户提供支持。

在开始仿真时,STMicroelectronics工程师首先在SIwave中导入了多种组件:集成型片上DDR的电气模型(PHY模型与图案)、设计人员创建的封装与电路板,以及制造商提供的各种存储器芯片模型。然后,工程师对导入的结构进行求解并执行了多次仿真,以计算谐振、迹线特征、不连续反射、接口耦合等。工程师提取了S参数、IBIS互连模型和全波SPICE模型。最后,为了进行时域和频域分析,将它们导入到了SIwave的电路仿真器 ANSYS Nexxim中。

该团队采用Nexxim生成了时域眼图,并检查了数据时序和电压的过冲与抖动。由采用伪随机位序列(PRBS)的IBIS格式的驱动程序对端口激励进行设置,以重新生成实际用例。可将眼图用于指示在接收器端区分来自各个位的许可窗口。接收器的噪声裕量指定了所需的窗口高度。眼图最初显示了字节通道之间的差分偏斜。根据PRBS设置的不同,DQ(数据)信号相互重叠。

诊断问题

S-parameter model

完整系统S参数模型

 

为了诊断问题,STMicroelectronics工程师采用ANSYS SIwave分析了完整系统功率输出网络,包括裸片、封装、PCB和分立耦合电容器。眼图中显示的边缘速率问题追溯到了电源层噪声。需要根据边缘速率在宽频率范围内供电。解耦电容器必须支持这种频率范围;对于参考板而言,相关数据手册指定了最初的频率范围,这是一种以不变应万变的方法。

根据配备和不配备电容器这两种情况,工程师采用SIwave,将电源层阻抗作为频率的函数进行了计算。结果表明,在不配备解耦电容器的情况下存在大约100欧姆的高峰值阻抗。在根据数据手册指定解耦电容器的情况下,最高阻抗可降低为7欧姆,仅是初始值的1/14,但是仍然足以导致初始眼图中显示的问题。

eye diagram results

优化设计的眼图结果

 

通过迭代实现优化设计

impedance initial design
初始设计中作为频率函数的阻抗
impedance optimized design
优化设计中作为最差频率函数的阻抗
 

STMicroelectronics工程师接下来运行了SIwave的自动解耦电容器分析,以适当抑制供电网络中的谐振,同时还将解耦电容器寄生电感和安装位置也纳入了考虑范围。SIwave采用遗传算法,可帮助用户约束峰值阻抗以及作为成本函数组成部分的电容器数量、类型与成本。优化算法迭代出采用特定解耦电容器的新设计,其可再次将供电网络在高带宽频率下的峰值阻抗降到1.1欧姆。

仿真表明,漏极电源电压(VDD)摆动非常符合参考板设计所用集成电路的规范要求。最后,STMicroelectronics工程师将新的设计方案导入了Nexxim,并再次运行眼图。优化设计的眼图表明,原始眼图中所示的问题已得到纠正。

根据包含芯片、封装、解耦电容器和PCB的单个全局模型,STMicroelectronics工程师能够检查信号与电源完整性,而且能够确定这两个领域的问题。然后他们进行了纠正,而且验证了优化后的设计。这种方法使DDR系统验证时间缩短了50~66%,并已成为STMicroelectronics的标准工作流程。

eye diagram results

优化设计的眼图结果

 

 

点击下方与 ANSYS 取得联系

联系我们
Contact Us
联系我们