Skip to Main Content

Ansys ParagonX
ICレイアウト寄生解析およびデバッグソフトウェア

集積回路(IC)の性能は、数千のレイアウト寄生成分に依存します。ParagonXで提供される視覚的なデバッグと根本原因の検出により、早期段階から迅速かつ簡単な寄生解析を実行できるようになります。

ICレイアウト寄生成分のためのインテリジェントな解析、可視化、およびデバッグツール

ParagonXを使用することで、IC設計エンジニアは寄生成分が原因となる設計上の問題の根本原因を早い段階から迅速に調査して特定できるようになります。強力なアナリティクスと視覚的なフィードバックによって既存のEDAワークフローを強化し、設計サイクルの早い段階でレイアウト寄生成分が性能、精度、ロバスト性、信頼性に与える影響の根本原因を特定します。

  • Check icon outline
    抵抗解析
  • Check icon outline
    高速で効率的なデバッグ機能
  • Check icon outline
    静電容量/カップリング解析
  • Check icon outline
    RC遅延、ACシミュレーション、および過渡シミュレーション
  • Check icon outline
    ネットとデバイスの比較、マッチングの検証
  • Check icon outline
    ネットリストの比較
  • Check icon outline
    ネットリスト構造解析
  • Check icon outline
    QAおよび検証: 抽出、設定、PDKバージョン、設計リビジョン
overview-section-paragonx.png

クイックスペック

ParagonXは、設計がLVSクリーンでない状態でも、早期のレイアウト段階で寄生成分に関連した設計上の問題を特定できる、プロセスに依存しないツールです。レイアウト寄生成分の影響を理解することは、特に高度なプロセスノードで製造された設計において重要です。これにより、設計プロセスの後半で性能のボトルネックや弱点による生産の遅れを回避できます。大規模なネットリストを処理できる優れたスピードと容量により、ICレイアウトのエンジニアは寄生成分の問題の根本原因を特定して修正できるため、設計品質の向上と設計サイクルの短縮につながります。

  • 比類のない速度と容量
  • 簡単な可視化機能
  • 強力な根本原因デバッグ
  • Python拡張可能
  • ネットおよびデバイスのマッチング解析の自動化
  • 自動化されたERC検証
  • プロセスに依存しない
エレクトロニクスの信頼性

エレクトロニクス信頼性

Ansysの統合エレクトロニクス信頼性ツールが、熱的、電気的、機械的信頼性に関する最大の課題の解決にどのように役立つかをご紹介します。

PCB Simulation using Ansys HFSS

PCB、IC、ICパッケージ

Ansysの完全なPCB設計ソリューションにより、PCB、IC、パッケージをシミュレーションし、システム全体を正確に評価できます。

5Gネットワークインフラストラクチャ設計

設計の早期段階でレイアウト寄生成分を解析するための業界実績のあるツール

ParagonXは、レイアウト完成前でも、早期のレイアウト段階で寄生成分に関連した設計上の問題を特定できます。最小限の入力セットで、SerDes、光トランシーバ、パワーマネジメントIC、SRAM、クロック、高精度アナログなどの設計を簡単に扱えます。そのスピードと使いやすいインターフェースにより、設計者は、レイアウトにおける寄生成分に関連する問題の根本原因を迅速に見つけて修正できるようになります。

Diakopto Capabilities

 

主な機能

LVSクリーンでないIC設計レイアウトのための最も高速かつ正確な寄生解析ツールです。プロセスに依存せず、最先端のテクノロジーノードやあらゆる設計スタイルに適用できます。使いやすいインターフェースで、どのようなレイアウトフローでも使用できるインタラクティブな設計ツールです。

  • 高速かつ大容量
  • 使いやすいGUI
  • 根本原因のデバッグ
  • 感度に基づく設計
  • EDAツールとのwhat-ifの互換性
  • ネットとデバイスのマッチング
  • ERC検証
  • Python拡張可能

Ansys ParagonXは、大規模なネットリストを簡単に処理でき、数分から数時間でデバッグ結果を提供します。

Ansys ParagonXは、寄生成分の問題だけでなく、その根本原因も特定できる唯一のソリューションです。

これにより、寄生成分のデバッグとレイアウトの最適化を簡単かつ効率的に行えるようになります。

ParagonXは、他のカスタムレイアウトツールと簡単に統合できます。

解析には、結合容量、ポイントツーポイント抵抗、RC遅延、インスタンスマッチング、2つまたはNネットリストが含まれます。

チップ設計プロセスの早い段階で潜在的な回路エラーを検出し、ICの機能性、信頼性、性能を保証します。

Ansys ParagonXはPythonによる拡張が可能なため、独自のワークフローを作成して、エンジニアリング上の固有の問題に対処できます。

アクセシビリティに優れたAnsysソフトウェア

Ansysは、障がいを持つユーザーを含め、あらゆるユーザーが当社製品にアクセスできることがきわめて重要であると考えています。この信念のもと、US Access Board(第508条)、Web Content Accessibility Guidelines(WCAG)、およびVoluntary Product Accessibility Template(VPAT®)の最新フォーマットに基づくアクセシビリティ要件に準拠するよう努めています。

Ansysができること

お問い合わせ

* = 必須項目

お問い合わせいただき、ありがとうございます。

当社はお客様の質問にお答えし、お客様とお話できることを楽しみにしています。Ansysの営業担当が折り返しご連絡いたします。

フッター画像