什麼是電源完整性？

電源完整性 (PI) 是電機工程的一個領域，重點在於確保電子系統的電力傳輸網路 (PDN) 能有效地在整個系統中提供穩定的電力。為了正確運作，印刷電路板 (PCB)、積體電路 (IC) 和 IC 封裝需要在穩定的電壓下獲得電力，且電壓隨時間的變化必須極小。此外，也必須不干擾訊號電路，並將因熱產生而損失的能量應降到最低。設計中必須具備良好的電源完整性，才能提供可接受的訊號完整性，讓裝置維持在可接受的溫度範圍內運作，並盡量降低功耗。

工程師會使用各種軟體工具與實體測試來評估、調整並改善電子系統中的電源傳輸網路，該網路也常被稱為配電網路。

電源完整性與訊號完整性密切相關，工程師通常會同時進行這兩者的分析。隨著電子系統變得更小型、更複雜、對電力需求更高且頻率更密集，電源完整性的重要性與挑戰也隨之提升。

乍看之下，相較於電子電路設計中其他複雜領域，提供可靠電力似乎相對簡單。你只需要將裝置連接至電源、設定正確的電壓，然後提供電源軌以供應訊號電路所需的電力。然而，實際的情況是更加複雜的。電子的移動會產生磁場，這可能干擾其他電路，或因電阻而導致功率損失。

因此，工程師會在設計流程中儘早分析電源完整性，以找出任何潛在問題。由於現代電子系統的複雜性，包含多個元件、層級與互連設計，要穩定提供正確的電壓範圍並將波動降至最小是一項挑戰。

但現代電子裝置相當複雜，由多個元件組成，具有多層結構、連接這些層的通孔，以及元件之間精密的互連線路。這種幾何構造同時傳輸直流電與多種不同頻率的訊號。

要理解電源完整性的重要性，有一個好方法就是觀察三種主要的電源完整性問題。

電壓變動

電子系統會從外部的交流或直流電源取得電力。系統中的元件接著會將輸入電壓轉換為所需的系統直流電壓。然而，這種電源轉換可能會產生瞬態電壓變化，並與 PDN 的電感產生反應，進而導致電壓尖峰與波動，這些現象被稱為雜訊或漣波電壓。

電壓波動的另一個來源是電流需求的快速變化。電晶體從靜態電流切換至較高電壓 (通常受到時脈訊號觸發)，是動態電流最常見的成因。裝置 PDN 中的電壓調節器模組 (VRM) 無法即時對電流變化作出反應，可能導致電壓出現尖峰或下降 (稱為漣波電壓)。一個典型範例是微處理器從閒置狀態切換至密集運算，再切回閒置，導致顯著的功率波動。這種抖動會影響 PDN 中的電源供應路徑與回流路徑。

電磁干擾 (EMI)

電源或接地電壓的任何變化都可能產生電磁波，並在周圍電路中誘發不必要的電流。同樣地，高頻數位電路或交流電路所產生的訊號也可能在電源電路中誘發不必要的電流。這種串擾，或稱電磁耦合，會直接影響訊號完整性。如果工程師未能在設計階段及早發現並排除這種串擾，它可能會在後續的電磁相容性 (EMC) 測試中浮現。若在該階段仍未察覺，將在實際操作時造成訊號完整性問題。

功率損耗

電源電路的導電性不足會導致 PDN 中的電壓下降。當電流遇到電阻時，功率會以熱能的形式損失。因此，PCB 與 IC 封裝設計必須確保電源面、電源通孔與回流路徑配置具有低阻抗與低電阻。

克服這些問題以及其他電源完整性問題，是建立現今高速設計的重要一環，這些設計驅動著我們現代世界所需的高效能電子系統。若缺乏良好的電源完整性，產品可能過熱或出現訊號完整性問題，導致效能不佳，甚至元件故障。 

電子系統中的 PDN 由 PCB 佈局或 IC 封裝中的導電路徑與元件配置組成。PDN 必須將電流從電源供應端送出，並透過低阻抗的回流路徑將電流導回。欲了解電源完整性的工程師應考量以下 PDN 效能的關鍵因素：

電源軌

傳送特定電壓至電路元件的導電路徑稱為電源軌。在 PCB 設計中，這是指將電力分配到電路板不同層，然後再返回接地的導電路徑。「電源軌」這個術語源自早期類比電路設計，當時的電源是一條實體的導電金屬軌道。

電源面

包含軟性 PCB 在內的 PCB，是由導電或絕緣材料交錯堆疊而成的多層材料結構。稱為通孔的垂直中空導電柱用來連接堆疊結構中的不同導電層。提供訊號處理層電力的那些層，稱為電源面。由於這些層的厚度是固定的，電源面上導電材料的載流能力取決於導電線路的寬度。若寬度不足，局部電阻可能會因焦耳熱造成功率損耗。

回流路徑與接地面

為了完成電力電路，電流必須從訊號電路返回電源端。回流路徑是 PDN 中讓電流從負載回到接地端的部分。在 PCB 中，構成回流路徑的那些層稱為接地面。

INTERCONNECT

互連是電子系統中不同部分之間的連接元件。這可以是 PCB、球柵陣列或引腳等形式。由於互連負責在元件之間傳輸訊號與電力，因此容易受到電源完整性問題的影響。

接地反彈

接地反彈是一種現象，指的是接地電壓會暫時「反彈」離開其原本預期的穩定值。訊號電路中電壓快速變化造成的電流波動會產生 EMI，進而在接地面中誘發不必要的電流，導致接地反彈。PCB 線路與通孔中的寄生電容在切換過程中儲存與釋放電荷，也會造成接地反彈。

抖動

抖動是指數位訊號中因 PDN 中的雜訊、訊號與電源電路產生的 EMI、時序問題與元件變異性所導致的變化與尖峰。由於抖動是訊號完整性問題的主要來源之一，降低抖動是電路板設計中的重要環節。針對電源完整性，工程師會透過減少電源與接地電壓的變動，以及降低電源與訊號電路之間的電感耦合來抑制抖動。

寄生損耗

這是指電路中因為能量轉移而產生的功率損耗，該能量並未實際參與電路的功能或輸出。在電源完整性的語境中，這包括由電容效應、電感效應與電阻效應造成的功率損耗。寄生損耗不僅會降低電路效率，還可能產生不必要的熱，影響系統效能與物理穩定性。除了影響電源完整性之外，寄生損耗也會對訊號完整性造成影響。

焦耳熱

當電流在材料中遇到電阻時，部分電能會轉換為熱能。這個過程稱為焦耳熱，以物理學家 James Prescott Joule 的名字命名。產生的熱能量與材料的電阻及電流的平方成正比。

PDN 阻抗

PDN 阻抗是指在 PDN 中，由電阻、電感與電容所造成對電流流動的阻礙。電源完整性設計的最終目標是維持 PDN 阻抗低於系統的目標阻抗。目標阻抗取決於頻率，變化幅度極大，從直流電低於 1 mΩ 到 10 GHz 時低於 100 mΩ 不等。PCB 的佈局會影響 PDN 阻抗、電流路徑的電感，以及電源面與訊號層上導線之間的電容。去耦電容器也會影響阻抗。PDN 阻抗在不同頻率範圍內可能有顯著變化。

去耦電容器

去耦電容器是在電壓調節器模組 (VRM) 無法即時反應時，提供電流的獨立元件。由於 PDN 阻抗會隨頻率變化，設計人員會在 PDN 中放置多個去耦電容器，以在各頻率範圍內維持低阻抗。 

當工程師設計完成配電網路後，必須針對電源端與接地端的電壓與溫度進行長時間的測量與分析。這可以透過模擬軟體虛擬完成，也可以使用數位電壓計或示波器等實體分析工具進行。無論採用何種方法，目標都是找出電源完整性問題的成因，例如抖動、EMI 與焦耳熱。 

並排比較由電源完整性問題所產生的熱量：使用熱像儀拍攝 (左)，以及在 Ansys Icepak 軟體中模擬 (右)

針對熱相關問題，工程師會查看由熱像儀拍攝的系統熱分佈圖與模擬出的溫度等高線圖。抖動、EMI 以及對訊號完整性的影響，會透過測量電源與接地電路中各點的電壓變化，以及訊號電路中的眼圖來進行分析。

使用模擬技術測量與分析電源完整性

當 PCB 或 IC 封裝設計完成後，工程團隊應開始使用數位模型評估電源完整性。由於電源完整性高度依賴幾何，因此模擬 PDN 的電熱設計是一個良好的起點。首先，團隊成員應模擬系統電力需求最高的運作情境，並計算電源面與接地面上的電壓下降。

在建立熱傳遞模型時，可能需要進行多組涉及不同變數的多物理模擬。工程師必須確保其熱模擬使用可反映最壞運作條件的實際環境條件。根據模擬結果，工程師可以修改電源與接地電路的幾何、增設或移動熱通孔，並採用電子元件散熱管理最佳實作範例來擴散與控制熱量。

結合 Ansys SIwave 軟體使用時，Ansys Icepak 軟體是執行這類分析的有效工具。它能直接從 ECAD 軟體讀取幾何，並模擬電流流動與功率耗散。接著，可將熱通量資料傳送至 Icepak 軟體，以計算並更新電磁模型中的溫度。 

一旦選定某個功率損耗設計，下一步應是模擬與 PDN 雜訊分析結合的電磁干擾。透過在多種運作條件下進行 EMI 求解，工程師可以同時測量訊號完整性與電源完整性。像 SIwave 軟體這類的全面工具可讓您在模擬電容與電感耦合時使用相同的功率損耗模型。

首先，工程師必須測量 PDN 阻抗，並微調設計直到其符合目標阻抗。這些反覆調整可能包括在電路線路之間引入間距、修改電源面或接地面的幾何、移動或新增通孔，或加入電容以降低串擾。

大多數電子系統同時包含 PCB 與積體電路。因此，工程師需要一套強大的工具來執行晶片層級的電源完整性計算，例如適用於類比與混合訊號 IC 的 Ansys Totem 平台，或適用於數位與 3D IC 的 Ansys RedHawk-SC 平台。

虛擬測量與分析中最重要的一環，是確保模擬能涵蓋所有實際操作條件與使用情境，從而找出並解決所有潛在的電源完整性問題。

實體電源完整性測量和分析

即使經過廣泛的模擬與電源完整性簽核，大多數設計流程仍需進行實體測試。在測試平台上進行的測量與分析與模擬中所使用的方法類似。工程師或技術人員會在 PCB 上的關鍵位置放置探針，以記錄電壓一段時間中的變化。接著，示波器可利用這些資料產生眼圖，將輸入與輸出訊號進行比較。

此外，使用熱像儀或熱電偶來監測溫度隨時間的變化，也是實體測試中不可或缺的部分。如同在數位環境中，裝置也應暴露於多種不同的環境條件與使用情境下，以確保其效能穩定可靠。

相關資源