고급 반도체 노드에서 아날로그 회로 설계 과제 극복

기생 성분이 칩 제조에 미치는 영향

반도체 산업 초창기부터 아날로그 효과를 모델링하고 시뮬레이션하여 정확하게 예측하는 것은 매우 중요한 작업으로 입증되었습니다. 반도체 엔지니어가 널리 사용하는 SPICE 회로 시뮬레이터는 모든 아날로그 칩 설계의 기본 툴입니다. 그러나 아날로그 설계에는 여전히 일정 수준의 전문성과 엔지니어링 판단력이 필요하며, 이 두 요소는 성공에 필수적입니다.

SPICE 시뮬레이션의 정확도는 실제 효과와 상호 작용을 복제하기 어렵기 때문에 제공된 회로 모델에 따라 달라집니다. 트랜지스터 소자는 반도체 파운드리에서 제공하는 PDK(Process Design Kit) 라이브러리에 문서화된 대로 상당한 주의와 노력을 기울여 특성화해야 합니다. 그러나 온칩 상호 연결 기생 성분의 모델은 모든 레이아웃 반복 작업에서 빠르고 쉽게 추출해야 합니다. 제조 노드가 축소되고 작동 주파수가 증가함에 따라 회로 성능에 미치는 영향이 커지기 때문입니다. 상호 연결 기생 성분이 회로 성능에 미치는 영향은 매우 커져서 전자기, 무선 주파수(RF), 열, 광학, 기생, 전압 강하, 신뢰성, 전력 및 기타 다중물리를 정확하게 모델링하는 것이 성공적인 설계에 필수적입니다.

따라서 대부분의 아날로그 설계 팀은 최첨단 실리콘을 사용한 설계의 여러움에서 동떨어진 성숙한 프로세스 노드를 사용합니다. 고급 실리콘은 생산 비용이 더 높을 뿐만 아니라 주로 디지털 설계에만 도움이 됩니다. 통합 밀도와 스위칭 속도 등의 기준은 선형 거동 및 예측 가능한 상호 작용과 같은 아날로그 설계 문제보다 우선합니다. 선택권이 주어지면 대부분의 아날로그 설계자는 설계 작업을 어렵게 만드는 최신 고급 finFET(Fin Field-effect Transistor) 및 GAA(Gate-All-Around) 트랜지스터 기술을 피하는 것을 선호합니다. 이러한 노드에서의 전기적 거동은 예측하기 어렵고 주변 요소에서 받는 간섭에 더 민감해집니다. 또한 전력이 낮고 통합 밀도가 높은 영역에서 얻는 이점은 아날로그 설계와 관련이 없습니다.

정확도에 필요한 전자기 모델링

시스템의 모든 전자 요소를 단일 고급 노드 칩에 통합하는 대규모 SoC(System-on-Chip) 구성 요소의 경우 고급 노드를 사용한 아날로그 설계가 불가피합니다. 이는 수십 년 동안 반도체 설계에서 유리한 추세였습니다. 그 결과 모든 SoC에는 나머지 설계와 동일한 고급 공정 기술을 공유하는 일부 아날로그 서브회로가 포함됩니다. 또한 고급 노드 칩의 아날로그 콘텐츠는 통합 감지, WiFi, Bluetooth 및 5G와 같은 무선 통신, 비디오 및 터치스크린에 대한 의존도 증가 등의 제품 트렌드로 인해 증가했습니다. 아날로그 설계자가 성공을 거두려면 SoC에서 아날로그 상호 연결을 위한 정확한 저항, 인덕턴스 및 커패시턴스(RLC) 또는 S-파라미터 모델을 추출하는 전자기 시뮬레이터가 필요합니다.

고급 프로세스 노드가 있는 회로 레이아웃은 정확한 전자기 분석에 중요한 문제를 야기하는 많은 물리적 효과를 유발합니다. 형상이 작을수록 물리적 간격이 더 가까워지고, 전자기 커플링이 높아지고, 저항이 커지므로 아날로그 회로의 성능이 물리적 레이아웃의 정밀한 세부 사항에 훨씬 더 민감해질 수 있습니다.

레이아웃 종속 효과 이해

더 중요한 점은 고급 노드에 기존 모델링 기법을 사용하는 것을 더욱 어렵게 하는 다양한 제조 효과가 있다는 것입니다. 이를 통칭하여 레이아웃 종속 효과(LDE)라고 합니다. 정확한 전자기 모델을 생성하려면 에칭, 다중 패턴, 등각 유전체, 손상 및 하중과 같은 LDE 효과를 분석 계산해야 합니다. 그러나 기존의 많은 전자기 모델링 툴은 LDE를 지원하지 않으며 고급 노드에서 부정확한 결과를 제공할 수 있습니다. 벤치마크에 따르면 고급 LDE를 무시하면 모델 부정확도가 높아질 수 있습니다. 예를 들어, 측정값은 직렬 저항에서 최대 140%, 총 커패시턴스에서 최대 25%까지 오차가 발생할 수 있습니다.

위 표에는 보다 포괄적인 공통 LDE 목록이 나와 있습니다. 이는 에칭 및 평탄화와 같은 제조 공정 단계가 도체, 유전체 및 비아에 대한 전기 및 열 파라미터를 어떻게 변화시키는지 보여줍니다. 예를 들어, 세 가지 유전체 효과를 모두 고려할 때 일부 응용 분야에서 총 커패시턴스가 10% 증가할 수 있습니다. 이는 설계자가 LDE를 정확하게 고려하는 것이 얼마나 중요한지 보여줍니다.

고급 노드를 위한 솔루션

Ansys는 선도적인 실리콘 파운드리와 협력하여 고급 노드 LDE를 위한 Ansys RaptorX 실리콘 최적화 전자기 솔버를 지원합니다. RaptorX 솔버는 고급 CMOS(Complementary Metal-Oxide-Semiconductor) 프로세스 노드에서 모든 LDE를 2nm 이하까지 완벽하게 모델링할 수 있습니다. RaptorX 소프트웨어는 암호화된 PDK 파일을 사용하여 파운드리의 지적 재산(IP)을 보호하면서 특정 프로세스 노드의 LDE 매개변수에 액세스할 수 있습니다.

고급 프로세스 노드 효과 및 LDE를 정확하게 고려하면 시뮬레이션 정확도와 신뢰성이 크게 향상됩니다. RaptorX 소프트웨어와 같은 고급 시뮬레이션 엔진을 사용하면 최신 실리콘 프로세스 노드를 활용하는 SoC에서 고속 아날로그 구성 요소를 설계할 수 있습니다. RaptorX 계산에 이러한 효과를 자동으로 포함하며 기존 추출 흐름을 변경할 필요가 없습니다.

다중물리를 사용한 아날로그 설계 최적화 전자책을 다운로드하고 Ansys 웹 사이트를 방문하여 Ansys 반도체 제품 컬렉션에 대해 자세히 알아보십시오.