ANSYS 部落格
June 1, 2023
及早分析自訂 IC，避免下線延遲
Ansys 併購 Diakopto，協助半導體設計人員更早發現並修正問題
半導體公司持續競逐開發次世代晶片，追求更高速的運作、更強大的處理能力、更高的智慧程度與更高的精準度，並將這些功能精簡整合於更小的晶片尺寸中。這對積體電路 (IC) 設計師與佈局工程師帶來一大挑戰，因為許多在電子設計自動化 (EDA) 中過去可忽略的小問題，如今都被放大。
晶片尺寸變小，並非因為減少功能。事實正好相反：在晶片變得精簡的同時，其小型封裝中卻整合了更多的功能。這些功能是由數千、數百萬，在某些情況下甚至是數十億條導線與電晶體所執行，它們以複雜的矩陣方式互相連接。如此緊湊的佈局會引發出其不意的後果，限制設計的效能、可靠度與功能性。高速訊號的效能極度仰賴單一訊號線的精確特性。其中最關鍵的訊號通常透過自訂流程精心設計，以達到最佳效能。
若在簽核階段 (也就是 IC 「下線」並交付製造前的最後設計驗證) 發現問題或效能不足，就會造成重大延遲，因為需要打回重製。以目前複雜的半導體來說，驗證流程本身就需耗費大量時間。在重啟流程前，還必須先找出並修正問題根源。而找出這些根本原因如同大海撈針，會進一步拖延開發時程。
盡早除錯、頻繁除錯
為了解決這些疑慮，業界領先的電子公司會在設計流程的早期階段進行更多分析。透過「將工作流程左移」提早發現與解決潛在問題，不僅能更有效率地最佳化效能，也比繁瑣的簽核驗證來得更快速。理想情況下，這類分析的直覺程度若足以讓多數設計人員都能操作，而非僅有工作流程中相對少數的專家能進行，即可進一步提升效率。
這正是 Diakopto 的強項：針對各種高速電路、訊號網、精密類比與電源傳輸網路進行早期分析、除錯與最佳化，並提供深入見解，協助使用者迅速找出「大海撈針」式的問題。這家成立於 2017 年的 EDA 解決方案供應商，致力於協助 IC 設計與佈局工程師快速、輕鬆分析客製化電路，並精準找出造成效能瓶頸的關鍵元素。IC 系統架構師可利用這些結果，解決由佈局寄生效應所引起的關鍵問題，進而更有效地對設計進行最佳化與除錯。
佈局寄生效應是指非預期出現的電阻與電容 (RC) 效應，在當今密度極高、結構複雜的 IC 中尤為明顯，因為不可避免的電耦合效應變得更加常見。轉移至更先進的矽製程節點，讓現代 IC 中寄生元件的強度、影響程度與數量皆呈指數成長。Diakopto 的 ParagonX 能協助設計師將與寄生效應相關的除錯與最佳化時間，從數天或數週大幅縮短至數分鐘或數小時。ParagonX 工具組整合了易於解讀的視覺化功能，並提供完整的分析套件，包括電阻與電容/耦合分析、RC 延遲、AC 與暫態模擬、網路與裝置比較與匹配驗證、品質保證與驗證，以及網表比對與結構分析等功能。
圖片顯示 Diakopto 的技術如何透過新增 SERDES、資料轉換器、射頻、差動電路、記憶體、ESD 網路等關鍵電路的分析，來補足在標準 IC 設計流程。
Diakopto 的 PrimeX 讓工程師能在模塊層與頂層進行極高速的電源網格驗證，藉此增強現有的電遷移/電壓下降 (EM/IR) 方法。PrimeX 可提供清楚且直覺的結果，並指出佈局中各層與多邊形區域的弱點與瓶頸，從而協助工程師提升電路的電源完整性與可靠度，同時加快產品上市時間。
整合式工作流程兼具速度與準確性
該公司的產品並非用於簽核等級的高準確度，但其具備高速分析能力，可多次反覆執行，並提供可供行動的分析結果，引導設計人員最佳化電路或修正所發現的問題。因此，這些工具非常適合作為 Ansys Redhawk-SC 與 Ansys Totem 的輔助工具；後兩者是數位與混合訊號設計領域中處理電壓下降與電遷移的多重物理量簽核解決方案。
「與 Ansys 合作後，我們有信心能共同解決更廣泛的晶片設計工作流程問題，強化為客戶提供的產品，並推動資料中心、5G、車用與行動裝置等高科技設計的創新發展。」Diakopto 執行長暨技術長 Maxim Ershov 在新聞稿中表示。
我們歡迎 Diakopto 團隊加入 Ansys，並期待能將他們的 EDA 專業知識導入我們現有的銷售、工程、研究和開發團隊。深入瞭解 Diakopto、Ansys Redhawk-SC 與 Ansys Totem。