Skip to Main Content

기생 추출이 고속 칩 설계를 성패를 좌우하는 방법

6월 17, 2025

4:00 Mins

READ ALOUD

Emily Gerken | Ansys 기업 커뮤니케이션 전문가
resistance-inductance-capacitance-modeling-banner2.png

세상을 계속 움직이기 위해 더 빠르고, 더 작고, 더 스마트한 장치에 대한 요구가 계속 커짐에 따라 엔지니어가 어떻게 이를 충족하고 있는지 궁금하지 않을 수 없습니다. 먼저 4G가 있었고 그다음으로 5G가 있었으며 이제 6G가 목전에 다가왔습니다. 더 스마트한 휴대폰, TV, 워치는 말할 것도 없습니다. 이 모든 것이 고속 네트워크와 인공지능(AI)을 기반으로 고속 디지털 기술에 따른 기대 속에서 실행됩니다. 대중적으로 사랑받는 이러한 장치의 내부 구성 요소에 대한 광범위한 설계 노력을 보면 이러한 발전의 복잡성을 분명히 알 수 있습니다.

설계 팀은 마감일 미준수나 품질 미달의 제품 생산으로 이어질 수 있는 문제를 해결하고 비용을 절감하는 데 도움이 되는 새로운 첨단 툴을 점점 더 원하고 있습니다. 제조 전에 설계의 모든 측면을 정확하게 시뮬레이션할 수 있는 기능은 빠르게 변화하는 반도체 개발 분야에서 획기적인 변화를 일으킬 수 있음이 입증되었습니다.

다중물리 시뮬레이션으로 기생 요소 문제 해결

모든 전자 장치 내에는 적어도 하나, 보통 여러 개의 실리콘(반도체 소재)으로 만들어진 집적 회로(IC)(일반적으로 칩이라고 함)가 있습니다. 이 칩은 트랜지스터라고 하는 작은 전자 부품이 실리콘 내에 형성된 다음, 실리콘 표면 위에 층으로 상호 연결된 부품으로 구성됩니다. IC는 제조하는 데 3~4개월이 걸릴 수 있으며, 오류가 발생할 경우 수리하거나 변경할 수 없습니다. 제조업체에서 받은 칩이 제대로 작동하지 않으면 많은 시간과 비용이 손실됩니다. 따라서 제조에 앞서 설계를 철저히 테스트해야 합니다. Ansys 다중물리 시뮬레이션은 비교할 수 없을 만큼 다양한 물리적 모델링 기능을 갖춘 IC 설계에 대한 포괄적인 솔루션을 제공합니다. 이러한 시뮬레이션을 통해 IC의 성능에 큰 영향을 미치는 여러 물리 영역 간의 복잡하고 동시적인 상호작용을 모델링할 수 있습니다.

기생 요소 및 고속의 필요성

IC 설계에서 잘못될 수 있는 일이 얼마나 많을까요? 안타깝게도 설계 속도가 빨라질수록 오류 가능성도 커집니다. 이는 오늘날의 고주파 통신 기술을 관리할 수 있는 칩을 설계할 때 엔지니어가 치러야 하는 대가입니다. 고속 설계는 기생 요소라고 알려진 원치 않고 의도치 않은 영향에 매우 민감하며, 이를 진단하는 것은 어려울 수 있습니다. 흔히 너무 늦으면 IC의 구조, 물리, 열 또는 전자기적 속성에 영향을 미치는 문제가 발생할 수 있습니다. 포토닉스 및 3차원 집적 회로(3D-IC)와 같은 첨단 기능 내에서 설계의 규모가 커지고 새롭고 복잡한 물리적 상호작용이 이루어지면서 이러한 진단은 더욱더 어려워졌습니다.

parasitic-resistance-increases-dramatically-in-advanced-silicon-processes

기생 저항은 첨단 실리콘 공정에서 급격히 증가합니다.

촉박한 마감일까지 겹치면 엔지니어는 그 어느 때보다 더 큰 압박을 받습니다. Ansys 시뮬레이션을 활용하면 근본 원인을 신속하게 분석하고 시간과 비용을 크게 절감함으로써 IC 개발 및 테스트를 더 쉽게 관리할 수 있습니다.

Ansys ParagonX 소프트웨어로 레이아웃 기생 요소 파악

기생 요소는 얼마나 흔하며 어떻게 식별됩니까? 기생 요소는 모든 반도체 설계에서 찾을 수 있으며 일반적으로 저항 및 커패시턴스(RC)이라는 두 가지 기본 개념으로 구성됩니다. 이는 레이아웃의 피할 수 없는 물리적 특성과 설계 재료로 인해 회로 설계에 존재합니다. 기생 요소는 신호 지연, 전력 손실 및 신호 충실도 저하를 일으킬 수 있습니다.

설계에서 기생 요소의 방지 여부는 문제의 정확한 원인과 위치를 파악하는 것이 얼마나 어려울 수 있는지에 따라 달라집니다. Ansys ParagonX 집적 회로 설계 분석 및 디버깅 툴은 설계에서 선택한 신호 내의 기생 요소를 찾는 데 도움이 되는 그래픽 피드백과 정교한 분석을 제공하여 전체 설계를 시뮬레이션할 필요를 없앰으로써 상호 연결 기생 요소의 불확실성을 제거합니다.

debugging-parasitic-delay-on-a-chip-interconnect-wire-with-paragonx

레이아웃 기생 요소에 중점을 둔 Ansys ParagonX 집적 회로 설계 분석 및 디버깅 툴을 사용하여 칩 상호 연결 와이어의 기생 지연 디버깅

더 빠른 속도에서 증가하는 기생 요소

RC 기생 요소를 디버깅하기 위해 설계 프로세스 초기에 이 정밀한 시뮬레이션 방법을 구현하면 엔지니어의 시간을 절약하고 궁극적으로 설계 문제의 근본 원인을 파악할 수 있습니다.

ParagonX 소프트웨어는 강력한 분석 및 시각적 피드백을 통해 기존 전자 장치 설계 자동화(EDA) 워크플로우를 향상하여 레이아웃 기생 요소가 성능, 지연, 견고성 및 신뢰성에 미치는 영향의 근본 원인을 파악합니다. 사용자는 전체 칩, 최상위 뷰를 더 효과적으로 분석할 수 있으며, 이는 대규모 설계의 최상위 연결을 관리하는 데 특히 유용합니다. 이러한 기능을 통해 병목 현상과 약점을 시각적으로 정확하게 파악할 수 있으므로 궁극적으로 설계자는 사양 목표를 달성하고 설계 프로세스의 지연을 방지할 수 있습니다.

overview-of-how-paragonx-fits-into-existing-chip-design-flows

ParagonX 툴이 기존 칩 설계 흐름에 통합되는 방식 개요

RaptorX 소프트웨어를 사용한 전자기 기생 요소 진단

고속 칩이 몇 기가헤르츠 이상의 주파수에서 작동하는 경우 인덕턴스(L) 기생도 고려해야 한다는 요구가 증가했습니다. 상호 인덕턴스 및 자체 인덕턴스는 엔지니어에게 추가적인 골칫거리이며, 더 높은 주파수와 속도로 인해 발생하는 커플링 및 크로스토크와 같은 전자기 효과도 마찬가지입니다. 장치와 그 안의 구성 요소가 점점 더 작아질수록 기생 영향은 증가할 뿐입니다. 예를 들어 신호 버스 또는 신호 회선을 따라 이동하는 신호의 왜곡은 주로 기생 요소로 인해 구성 요소 간의 전반적인 통신을 지연시키고 저하시킵니다.

인덕턴스는 구성 요소와 주변 요소에 영향을 미치므로 진단하기 어려울 수 있는 비국부적 효과이며, 주파수와 전자기장이 증가할수록 그 강도는 더욱 강해만 집니다. 따라서 이러한 현상은 훨씬 더 높은 정확도로 모델링해야 합니다.

장치와 그 안의 구성 요소가 점점 더 작아질수록 말 그대로 오류의 여지가 줄어듭니다. 크로스토크 및 커플링을 방지하기 위해 구성 요소를 더 멀리 분산시키는 것이 이상적인 해결책이겠지만, 공간이 제한되어 있는 경우 비용이 많이 들고 문제가 될 수 있습니다. 전자기적으로 민감한 이러한 구성 요소를 차폐하는 것은 또 다른 옵션이지만, 구현하는 데 비용도 많이 듭니다. 그렇다면 엔지니어는 IC 설계가 마무리되고 제조되기 전에 발생할 문제를 어떻게 정확히 파악할 수 있을까요?

설계 분석 및 모델링을 위한 Ansys RaptorX 실리콘 최적화 전자기 솔버를 통해 사용자는 이러한 전자기 기생 요소를 인식하고 설계할 수 있습니다. 이 솔버를 조기에 사용하면 사용자가 설계 주기 후반이 아닌 더 일찍 문제를 찾는 데 도움이 될 수 있으며, 만약 후반에서야 문제를 수정하게 되면 심각한 지연이 발생할 수 있습니다. 이 솔버는 직관적으로 명확하지 않고 수작업으로 계산하기에는 너무 복잡한 전자기 문제를 찾아냄으로써 IC 설계 프로세스에 중요한 정밀도를 제공합니다.

resistance-inductance-capacitance-modeling-of-high-speed-radio-frequency-circuit-with-raptorx

설계 분석 및 모델링을 위한 Ansys RaptorX 실리콘 최적화 전자기 솔버를 사용하는 고속 무선 주파수 회로의 저항(R), 인덕턴스(L) 및 정전용량(C) 모델링

RaptorX 솔버는 특별히 온다이 IC 응용 분야를 위해 설계되었습니다. 정확한 분석을 통해 더 작고 공간 효율적인 설계가 가능합니다. 예를 들어 대형 유도 코일 아래에 회로를 배치하는 설계를 할 수 있습니다. 전통적으로 이러한 회로는 상호작용을 방지하기 위해 분리된 상태로 유지됩니다. 하지만 RaptorX를 사용하면 이러한 상호작용을 정확하게 시뮬레이션하고 예측할 수 있으므로 Circuit-Under-Inductor(CUI) 접근 방식으로 상당한 절감 효과를 실현할 수 있습니다. 

첨단 finFET(Fin Field-effect Transistor) 공정 기술은 정확한 분석을 위해 반드시 포함해야 하는 레이아웃 종속 효과(LDE)를 통해 복잡성을 더합니다. LDE는 활성 장치의 동작 또는 특성화가 근처에 배치된 다른 장치에 따라 어떻게 달라지는지를 나타냅니다. 따라서 배치 위치는 트랜지스터 동작에 영향을 미칩니다. 이러한 복잡한 요인으로 인해 첨단 노드 설계를 정확하게 분석하기가 훨씬 더 어려워집니다.

파운드리 인증을 받은 정확도를 갖춘 RaptorX 시뮬레이션은 시뮬레이션 런타임을 며칠 또는 몇 주에서 단 몇 시간으로 감소시킴으로써 설계 시간을 단축할 수 있습니다. 

고급 시뮬레이션으로 설계 과제 해결

중요 장치와 더 중요하게는 그 안에 있는 구성 요소의 끊임없이 진화하는 기술 환경에 대응하기 위해 엔지니어들은 시간과의 경쟁을 벌이고 있습니다. 설계를 시뮬레이션하고 근본 원인을 더 빨리 파악할 수 있는 기능을 통해 설계자는 더 빠르고 정확한 디버깅이 가능하다는 것을 알게 되었습니다. 사용자는 Ansys ParagonX 및 RaptorX 솔버를 사용하여 설계 품질을 향상하고 설계 주기를 단축할 수 있습니다.

아날로그 및 혼합 신호 장치에 Ansys 제품을 활용할 수 있는 방법에 관해 자세히 알아보십시오.


여러분을 위해 마련했습니다. 여러분이 확인해 볼 수 있는 몇 가지 추가 리소스가 있습니다.

살펴보기


기업 커뮤니케이션 전문가

Emily Gerken은 소프트웨어, 하드웨어 및 전기 엔지니어링 문서 및 요구 사항 관리 분야에서 10년 이상의 경력을 쌓은 기술 작가입니다. 그녀는 채텀 대학교에서 커뮤니케이션 학사 학위를 받았습니다. Ansys에 입사하기 전에는 BPMI(Bechtel Plant Machinery, Inc.)에서 기술 출판물 전문가로 근무하면서 미 해군 핵 잠수함 및 항공모함에 대한 사용자 매뉴얼을 작업했습니다. 기업 커뮤니케이션 전문가로서 특히 고객 성공 사례와 파트너십 기능을 통해 Ansys 시뮬레이션의 하이테크 응용 프로그램을 공유하는 데 주력하고 있습니다.

권장 사항

Digital Engineering Transforms Chips for the Future

Digital Engineering Transforms Chips for the Future

Learn how simulation has evolved from a verification tool to an enabler of innovation for the semiconductor industry, which is embracing a multiphysics approach.

기생 추출이 고속 칩 설계를 성패를 좌우하는 방법

기생 추출이 고속 칩 설계를 성패를 좌우하는 방법

Ansys ParagonX 집적 회로 설계 분석 및 디버깅 툴이 상호 연결 기생 요소의 불확실성을 어떻게 제거하는지 알아보십시오.

onsemi Electrifies Product and Process Innovation With Ansys

onsemi Electrifies Product and Process Innovation With Ansys

Semiconductor manufacturers must identify next-generation materials that maximize efficiency, minimize losses, and extend product life — and simulation can help.

Advantage 블로그

Ansys 및 다른 기술 전문가의 기고문을 제공하는 Ansys Advantage 블로그에서는 Ansys 시뮬레이션이 인간의 발전을 촉진하는 혁신을 어떻게 지원하는지에 대한 최신 소식을 계속해서 전해 드립니다.