采用寄生分析与调试的战略性方法降低模拟设计成本

在半导体设计中，寄生是由互连导线引起的意外电气效应及相互作用。寄生以复杂的方式改变电路行为，而且其已从过去被忽视的次要问题，转变为需要优先考虑的一阶效应。分析和调试模拟互连寄生，通常还依靠供应商和点工具的拼凑，而这些工具无法通过任何清晰的战略来满足日益复杂的多物理场需求。

模拟集成电路（IC）或芯片，自半导体时代开始就存在，而且模拟工程师所依赖的的设计方法和生态系统，与更具诱惑力、更大规模的数字芯片的设计方法及生态系统截然不同。过去几年，在无线连接、电动汽车、数据中心高速数字连接以及多芯片3D-IC等强大市场趋势的推动下，对模拟设计的需求急剧上升。这促使领先的设计公司集中精力创建更高效、更强大的模拟设计流程，以保持竞争力并充分利用市场机遇。

模拟设计趋势与挑战

与数字IC市场不同，模拟设计人员大多并不追求最新、最先进的硅工艺技术，因为这些是针对大型、高密度数字设计而进行优化的技术。事实上，模拟设计人员更愿意使用成熟的流程，这些流程可在其通常更小、速度更快的电路中对信号质量提供更多控制。然而，模拟设计的激增也带来了一系列的挑战。

• 信号速度在不断增加，因此需要更精确、更全面的电磁分析，即使对于串行解串器（SerDes）等名义上的数字通信通道而言也是如此。
• 片上系统（SoC）的模拟部分被迫使用与其余主要数字芯片相同的先进硅工艺，因此必须应对使这些先进节点的设计复杂化的复杂硅片效应。
• 随着客户需要功能更强大的解决方案，模拟设计的规模也在不断增加，这使得传统模拟设计工具的功能有些捉襟见肘，尤其是对于存储器、相控阵雷达、3D-IC中介和图像传感器等电路而言。

这些技术难点带来了一项最大挑战：设计人员的工作效率。模拟芯片的交付进度和设计成本很大程度上取决于其所耗费的工程工时数。模拟工程师的时间主要花费在电路分析和调试方面。据报道，这些工作会消耗总项目时间的35%到50%，在某些情况下甚至会更多。调试通常不可预测，而且可能非常耗时，因为其涉及多次仿真运行以及使用各种提取及分析工具来了解设计会出现的情况。特别是先进硅工艺，布局寄生已成为一阶效应，有时甚至会主导有源器件（晶体管）的行为。互连效应和寄生现已成为电路行为及总设计成本的核心因素，

其影响日益增加的原因是：寄生电阻和电容（RC）值越来越大，而且寄生元件的数量也在不断增加。这就会带来更长的仿真时间以及复杂的非线性交互，而这种交互通常与直觉相左，设计人员很难了解与调试。

成功的模拟设计团队无疑需要深思熟虑的战略来应对布局互连产生的多物理场效应，并且，该战略不仅要适用于当前的问题，而且也要适用于未来需求，因此它必然会更加复杂，可能会涉及碳化硅（SiC）等新材料，也可能会涉及光子等新物理场。

如今，许多设计公司都采用碎片化的方式，通过众多不同的供应商进行互连分析，这能够体现出随着时间推移，为填补设计流程中的漏洞而加入的单点解决方案。我们认为，现在是时候退后一步，将互连多物理场领域作为一个独特的专业技术领域，其需要使用与选择布局平台或仿真软件相同的战略性方法。

互连多物理场的战略性解决方案

人们常说，无法测量，就无法修复。工艺设计套件（PDK）中有源器件的电气模型是通过专用的库表征工具套件创建的，并保存在库中，以便轻松重复使用。但这并不适合互连寄生：如下图所示，每次设计迭代都必须从头开始提取每个布局。这就是模拟设计工程师将如此多时间和精力投入互连分析的原因。Ansys已经认识到互连分析作为独特设计问题的重要性，其为设计团队提供了统一的战略性解决方案。

Ansys提供经过验证及代工厂认证的一系列广泛的多物理场解决方案，涵盖半导体上的所有互连效应，旨在通过寄生相互作用的根本原因分析，为设计人员提供全方位的设计洞察。这种一体化的多物理场方法，可确保经过高精度验证的计算引擎能实现更好的结果和高效调试，以节省时间。此外，Ansys在多尺度解决方案方面取得的长期成功经验，还使得这些相同的芯片多物理场工具能够扩展至封装、PCB、3D-IC和产品层级。

Ansys解决方案涵盖的互连多物理场，包含以下所有与模拟和混合信号设计师相关的领域：

• RC寄生：先进高容量电阻及电容寄生分析，可在几分钟内确定根本原因，从而显著缩短调试时间，尤其适用于对设计顶层层级的分析。
• 高频电磁：导线之间所有耦合场的建模对于射频（RF）、毫米波、5G、Wi-Fi、串行解串器、物理层互连（PHY）以及模数转换器（ADC/DAC）等高速设计至关重要。高速互连的一种特殊应用是电感器和传输线，需要特殊的设计和分析功能。
• 热：经过多年验证的集成热分析引擎，结合AI驱动的网格划分与行业领先的压降分析功能，可逐层确定半导体器件的温度分布图，包括局部焦耳自热、瞬态热效应、系统级散热以及环境热等。
• 热机械：机械应力和翘曲是温度梯度和材料不匹配导致的结果。这些机械问题不仅会影响产品可靠性，而且还会导致应力引起的电气变化。
• 压降和电迁移（EM/IR）：压降分析工具被代工厂视为最终签核所必需的步骤，其可识别电源线和模拟信号线中的静态及动态功耗，而电迁移分析则是产品长期可靠的重要组成部分。
• 电源器件分析（R_DS-ON）：大功率器件和开关中的寄生元件必须在设计阶段以最高精度进行建模，才能避免器件的电源损耗与过热。
• 光子：为了实现更高速的数据传输，共封装光学（co-packaged optics）的日益普及，让许多设计团队开始接触与光电集成相关的全新物理问题，其中包括热稳定化以及机械应力最小化。
• 信号完整性：对于高带宽存储器（HBM）接口等3D-IC上的中介互连与裸片间信号路径，需要专门的信号完整性分析，才能准确建模整个通信通道。
• 静电放电（ESD）：保护电路是每个芯片上都有的模拟元件，可防止因电气应力过大而造成损坏。随着设计规模不断扩大，以及行业采用多裸片设计，仅在最终签核阶段进行分析的传统方法已经成为瓶颈，而采用新方法，可以在设计流程的早期阶段就显著加快ESD分析。
• 基板噪声：在硅基板中注入噪声对于敏感的模拟设计尤为重要，需要对噪声源和传播物理过程进行综合建模。
• 天线设计：无线电和雷达的高效波束赋形，依赖于对电磁波在自由空间的传播以及与天线周围物体的相互作用的高精度建模。

寄生互连效应对电路行为有巨大影响，而且其越来越多地受到多物理场因素驱动，并相互交织。以零碎的方式应对这些挑战，会降低工程效率、增加设计成本并可限制设计优化。因此，应该采用与其它重要设计领域相同的战略性思维对待互连分析，这不仅可提高当前的效率，而且还可使设计流程永不“过期”，以在技术需求加速之际满足您将面临的新要求。