Industry-proven and foundry-certified analog and mixed-signal EM/IR solution
ANSYS Totem is a transistor-level power noise and reliability analysis platform that enables you to perform comprehensive power integrity analysis on analog mixed-signal IP and full custom designs.
Totem enables creation of IP models for SOC-level power integrity signoff using RedHawk and generates compact chip models of power delivery networks for a variety of analyses including power integrity and ESD/EMC at chip and system-level.
Redefining Analog/Mixed Signal Signoff
Traditional Power-Noise-Reliability Analysis Flows |
ANSYS Totem Based Re-defined Full-Chip Signoff Flows |
|
MIXED SIGNAL DESIGN PROTOTYPING |
|
|
LAYOUT VERIFICATION |
|
|
METAL FIXES & ECO |
|
|
FULL CHIP INTEGRATION |
|
|
Totem delivers:
Best-in-Class Signoff Analysis
Totem’s core engines for extraction, simulation, electromigration and self-heat analysis are certified for all major technology nodes and correlated several times against spice and silicon measurements. Totem is certified across several major foundries and is the preferred signoff tool for several major semiconductor companies.
The Only Complete Solution
Totem supports all major data formats (GDS, OASIS, LVS database, etc.) for analog, LEF/DEF (for digital) and is compatible with all major spice simulation environments. It has capacity to handle very large designs and possesses superior macro-modeling capabilities for generating an accurate and compact IP model for SOC signoff.
Broad Design Coverage
Totem provides a comprehensive suite of analyses spanning early stage to signoff. It can effectively handle a variety of design styles such as SerDes, data converters, power management IC, embedded memories, DRAM, Flash, FPGA and chip image sensors. Additionally, it delivers numerous analysis capabilities including substrate noise analysis, RDSON analysis, thermal and ESD analysis to address challenges in different designs. It also provides a configurable cockpit for customers to customize their analysis based on their workflows.
- Articles
- Webinars
- Thermal, EM and ESD Reliability Signoff for Next Generation FinFET Designs
- Multiphysics Reliability Signoff for Next-Generation Automotive Electronics Systems - TSMC
- Enabling Power and Reliability Signoff for AMS Designs
- Enabling FinFET Thermal Reliability Signoff for IPs
- Analog and Mixed Signal Workflows for Power and Reliability Signoff for SerDes IP and PMIC
- Video
Capabilities
-
Approvazione EM/IR a segnale misto e analogico a prova di silicio
ANSYS Totem è l’unica soluzione di affidabilità e integrità di potenza a segnale misto e analogico del settore con una registrazione delle tracce a prova di silicio.
-
Analisi del rumore dei substrati
L’analisi dei substrati correlata al silicio di Totem vi aiuta a valutare l’effetto del rumore su tempi, analisi del dominio di frequenza e qualità dell’anello di sicurezza.
-
Analisi dell’IP SerDes multi-gigabit ad alta velocità
Totem consente di identificare e ridurre i problemi di potenza e rumore e di affidabilità di IP SerDes multi-gigabit.
-
Approvazione IP e integrazione SoC
Totem vi permette di eseguire l’approvazione sugli IP a segnale misto e analogico, nonché incorporare e verificare i vincoli di integrazione SoC come limiti di connettività, regole e soglie dei cali di tensione.
-
Debugging e analisi della causa principale
Utilizzando la GUI (Graphical User Interface [interfaccia utente grafica]) multifunzione di Totem, potete sovrapporre i risultati di una simulazione sul layout ed eseguire l’analisi interattiva della causa principale e la correzione what-if per accelerare i cicli di progettazione.
-
Analisi di IC di gestione della potenza
La gestione della potenza è un componente chiave di quasi ogni sistema e IC elettronico. Con Totem, potete analizzare e identificare i punti deboli della progettazione di PMIC (Power Management Integrated Circuit [circuito integrato di gestione della potenza]).
See how our customers are using our software:

Progettazione di chip di infotainment privi di rumore
Con l’aumento della complessità delle unità di infotainment nel settore automobilistico, i progettisti si rivolgono alla simulazione a livello di chip per garantire prestazioni affidabili e prive di rumore. Gli ingegneri NXP hanno progettato un nuovo chip IC per una radio digitale per automobili con il 75% di riduzione dell’ingombro, costi inferiori e qualità audio superiore.
View Case Study
Condividere: