Skip to Main Content

Ansys Q3D Signal
Integrity Getting Started

課程概述 

Ansys Q3D SI(信號完整性)入門課程強調用於接地、浮接和迴流路徑的矩陣後處理(Reduce Matrix)。本課程由淺入深,涵蓋 Q3D 工作流程、求解器和解決方案設置以及電容和電感矩陣理解。 本課程僅介紹最基礎的 3D 建模。由於 Q3D 在 Ansys Electronics Desktop (AEDT) 環境中運行,我們建議利用 HFSS 入門自學課程資源和影片來了解 AEDT、生成報告、和構建 3D 幾何。這些研討會的設計易於理解,對個人自學很有價值。

必備條件

  • 集總元件電路理論的知識,即電感和電容是必不可少的。
  • 不需要先前的電磁 (EM) 仿真,但任何先前的 EM 仿真或 Ansys Electronics Desktop 經驗都會有所幫助。
  • 強烈建議您了解電磁學,包括準靜態分析。 

目標受眾

從事準靜態分析適用的信號完整性印刷電路板和結構的電子工程師

教學方法

講座幻燈片文件和動手模擬研討會建立使用 Q3D 的熟悉度和生產技能。 完成課程後頒發培訓證書。

Learning Path

ansys-q3d-signal-integrity-getting-started.png

學習成果 

完成本課程後,您將能夠:

  • 在 Q3D 模擬結構上分配邊界和網絡。
  • 為 Q3D 模擬指定源和匯。 
  • 設置分析並選擇三個不同的 Q3D 求解器中的哪一個。
  • 設置頻率掃描並在對數頻率上繪製其結果。
  • 執行電容和電感矩陣約簡併解釋結果。

 Available Dates

Date / Time Duration Event Type Location Language Course Cost Registration
December 2, 2021
09:00- 17:00 CST (GMT +8)
1 Day
Dec 2
Live Taipei, Taiwan Chinese 19500 TWD REGISTER

Learning Options

Training materials for this course are available with a Ansys Learning Hub Subscription. If there is no active public schedule available, private training can be arranged. Please contact us.

Agenda

This is a 1 day classroom course covering both lectures and workshops. 

Module 1 - Introduction

  • Lecture: Introduction to Q3D 
  • Workshop 1.1: BGA Package

Module 2 – Q3D Workflow 

  • Lecture: Q3D Workflow and Simulation Setup Steps 
  • Workshop 2.1: Metal Plates over Ground CG Solver  
  • Workshop 2.2: Metal Bars Inductance  
  • Workshop 2.3: Microstrip Traces and Circuit Export

Module 3 - Solution Setup

  • Lecture: Q3D Solvers and Solution Setup 
  • Workshop 3.1: Touchscreen Length Based Meshing 
  • Workshop 3.2: CG Solve with Higher Accuracy 
  • Workshop 3.3: Lossy Material Frequency Sweep 

Module 4 – Capacitance Matrix Reduction 

  • Lecture: Capacitance Matrix Reduction 
  • Workshop 4.1: CG Join Series Return Path Matrix Reduction 
  • Workshop 4.2: Touchscreen Float Infinity Ground Net  

Module 5 – Inductance Matrix Reduction

  • Lecture: Inducatnce Matrix Reduction  
  • Workshop 5.1: Parallel Microstrip Return Path 
  • Workshop 5.2: Return Path and Ground Net Comparison