襯底雜訊

片上系統(SoC)半導體IC包含一個高速資料內核、類比電路、靈敏射頻(RF)模組和I/O介面。當這些模組被集成到同一塊IC上,它們共用矽襯底,而且注入雜訊可從一個模組傳播到另一個模組中。ANSYS Canyon Substrate Extension (CSE)平臺可對來自數位內核的雜訊注入以及雜訊在矽襯底(包括隔離結構)中的傳播進行建模。ANSYS CSE平臺的典型應用:

  • 晶片圖像感測器:襯底中的雜訊傳播會干擾圖元陣列或類比模組,從而產生圖像紋理
  • 汽車IC:從高速數位內核到靈敏RF電路的雜訊傳播會降低電路效率或導致RF干擾
  • 靈敏類比電路:襯底中的雜訊傳播會影響靈敏類比電路的正常運行
Substrate Noise