加快5G网络基础设施设计

作者:Teddy Lee,美国圣何塞eSilicon公司SI/PI设计师

随着世界逐渐向网络化和数字化发展,更大量数据和更高速度的需求是显而易见的。全球互联网流量的增长以及云和数据中心分散化的提高,使得可支持5G网络基础设施的有线与无线网络应运而生。5G技术有望实现一次大的升级:1000倍的流量、10倍的网速和10倍的吞吐量。这些系统极其复杂,推动芯片与制造技术向更广阔的领域发展。eSilicon采用ANSYS的芯片-封装-系统建模与仿真软件进行设计与验证,这样能为这个不断发展的市场提供及时且精准的服务。

Save PDF
semiconductor

“面对数千万美元的设计成本以及可能会导致延期甚至丧失市场机遇的再次设计,eSilicon选择采用ANSYS的芯片-封装-系统(CPS)建模与仿真软件。”

hyperscale data center ASIC

eSilicon高度可配置的FinFET级7nm IP平台包含集成在硅内插器上且内置在复杂2.5D封装中的应用优化处理器核及众多高带宽存储器(HBM)堆栈。
 

 

在采用前沿技术进行设计时,企业需要考虑的是总体系统性能,而不仅仅只是设计符合规范的芯片。eSilicon配有高级专用集成电路(ASIC),面向5G的基础设施、网络、高性能计算以及人工智能市场中一级系统原始设备制造商(OEM)的知识产权(IP)。eSilicon可提供FinFET ASIC,FinFET ASIC集成了 eSilicon 采用14nm和7nm技术的高级IP及业界领先的2.5D封装技术。公司能够提供功耗更低、带宽更高以及灵活度更高的产品,这些产品能够满足客户的计算性能及系统可靠性需求。eSilicon既是高级IP开发商又是其用户,它能实现可预测性更高、更稳健的设计。

更小的半导体技术节点、更高密度和更低裕量等相关的产品复杂性确实会增加设计启动期间或产品上市初期的系统故障风险。面对数千万美元的设计成本以及可能会导致延期甚至丧失市场机遇的再次设计,eSilicon选择采用ANSYS包含SIwaveRedHawkHFSS和CMA等在内的芯片-封装-系统(CPS)建模与仿真软件,在交送生产(Tapeout)之前对设计进行测试和验证。ANSYS软件能对芯片、封装、基板和系统中的每个组件进行精细建模,同时在该环境中能将每个组件无缝集成到单次仿真。尽早地从前至后对整个系统进行验证,这对公司的成功至关重要。该设计方法集成了所有组件(芯片、存储器、基板、封装等),确保ASICD可独立工作且在具有其他不确定性的整个系统环境下仍能正常运行,从而降低风险并加速产品上市进程。

eSilicon工程师通过与客户开展紧密合作,以控制设计方案与接口的复杂性。他们密切关注芯片、封装基板、封装和系统中信号完整性(SI)和电源完整性(PI)的影响。他们联手ANSYS研发了CPS SI/PI建模与分析流程,该流程不仅可对系统中从芯片、封装到电路板的每个组件进行详细建模,而且还能将它们集成到一起进行仿真,从而更深入地了解所有组件之间的相互影响。

信号完整性验证

一旦完成基板与硅片内插器的初始布局,eSilicon工程师可采用ANSYS HFSS和ANSYS SIwave提取复杂的3D结构,然后生成用于高速网络插入损耗、回波损耗和串扰性能分析的S参数模型。将无源元件的频谱响应结果与封装规范进行比较。任何违规或裕量不足都会导致设计变更,就需要进行附加提取和分析迭代,直至满足要求。对于2.5D封装设计,eSilicon工程师可将基板和内插器S参数模型进行连接,以创建最终的封装模型。为了验证时域内的发射器和接收器性能,可将该模型交付给客户去进行IBIS-AMI通道分析。

BGA antipads

为了降低电容和提高阻抗,可放大封装基板BGA区的外焊盘并将其进行差分桥接。

 

封装基板中无源互连线的材料特性与几何尺寸会影响最终的S参数性能。就2D设计而言,存在众多的场求解器可计算阻抗和SI性能,但是eSilicon工程师设计的2.5D封装需要采用ANSYS HFSS - 一种适用于高频SerDes设计的真实3D场求解器。在几何结构密集的封装或内插器内部,周边结构会对信号性能产生巨大影响,尤其是在高频情况下。

验证DC电源完整性

对于DC电源完整性,eSilicon工程师可对电路板电压调节模块(VRM)、迹线、封装基板和硅内插器的DC电压降落进行建模。他们采用ANSYS SIwave提取这些组件并将它们集成到系统模型中。此外,他们还使用SIwave进行DC仿真,以验证IR/压降、电流与功率密度。如果发现有任何瓶颈问题或违规之处,工程师就会为了改善配电网络再次执行迭代。借助高精度、高吞吐量和无缝集成的ANSYS工具,工程师能够改善他们的设计方案,进行快速假设分析并实现设计调整。

准确了解电路板到芯片电源布线以及各层面的详细寄生参数提取,这对PI可靠性分析至关重要。如果工程师假设系统电路板配备理想的电压调节模块(VRM),仿真结果可能与实际性能会明显偏离,因为这时的局部电流有可能超过电压源的平均电流。因此,VRM准确位置的定义及驱动封装实际迹线的提取非常重要。通过使用SIwave,工程师能对从VRM一直到芯片端口的整个配电网络进行细粒度分析。

验证AC电源完整性

要想取得设计成功,控制芯片噪声对系统的影响至关重要。为了全面综合地了解电源完整性,理解如何通过硅内插器,封装基板和电路板进行供电十分重要。eSilicon工程师采用CPS方法对从芯片开始到内插器、封装基板和PCB等每个组件进行提取及建模。然后他们在频域和时域仿真整个系统。工程师利用ANSYS RedHawk对芯片和内插器进行建模,利用ANSYS SIwave执行封装和PCB分析,同时利用ANSYS CMA进行仿真。验证完整系统细粒度精度的挑战之一在于从VRM到芯片的组件频率范围会不断发生变化。

voltage simulation

电压图的3D模型可显示从VRM到封装的仿真电压梯度,从而帮助eSilicon工程师定位出现压降的位置,例如:PCB上的通孔、BGA下面的swiss-cheese 平面以及封装层等。

 

voltage gradient

已仿真的电压梯度:从封装到芯片接口以及从BGA球、基板通孔,最终到通向C4接口的迹线。由于封装中的配电网络比PCB的规模小且更密集,因此在封装设计中实现大幅IR压降改善的机会不大。

 

ANSYS CMA可对芯片、封装和电路板的宽频谱完整供电网络电流分布进行建模,还可对芯片、封装和电路板边界中的大电流瞬变(从几纳秒到几毫秒不等)进行瞬态仿真。这种电流的瞬变会导致全局轨道电压发生灾难性骤降。

AC电源完整性分析旨在通过优化阻抗来确保瞬态电源噪声是可接受的。如果电源噪声过高或其裕量过低,则工程师将回至频域进行更多解耦优化,甚至会进一步返回至板面布局。通过在设计早期阶段开展分析,eSilicon工程师能对设计进行性能优化,而非仅是简单的验证。

频域自阻抗与电容器优化

作为频域分析的组成部分,eSilicon工程师需要密切观察芯片的自阻抗及其对系统各个组件的影响。他们需确定是否需要使用封装级电容器才能降低封装的系统级谐振。通过采用ANSYS SIwave,工程师能够计算目标阻抗,并通过添加不同电容值和数量降低谐振频率。

时域仿真

一旦解耦在频域中完成优化,eSilicon工程师就能进行时域仿真,分析芯片的电源噪声。他们不仅能利用ANSYS RedHawk生成电流分布,而且还能提取芯片供电网络的电气模型。RedHawk主要是一种芯片级工具,仿真可生成具有高频数据,但仅适用于超短时长的电流分布。而系统级分析中的低频带宽需要更长的时间。扩展电流分布不像重复波形那样简单,因为可使用电流调制来激励特定谐振频率,也可对某些功能模式进行建模,例如TCAM内存访问等。ANSYS CMA可帮助eSilicon工程师调制任何包络、输出频域阻抗以及任何时域瞬态噪声的电流分布。此外,ANSYS CMA还可自动连接芯片、内插器和封装之间的复杂接口,这样不仅能节省大量的人工操作,而且还可降低误差风险。

adding capacitors

观察在封装级添加加更多1uF电容器所产生的影响。数量增加表明并联谐振的阻抗降低。一旦达到目标阻抗之后,进一步优化重点就会集中在电容值和数量混合的效果上。

 

在获得了扩展的已调电流激励之后,eSilicon工程师可使用基于ANSYS CMA的时域仿真来,对整个配电网络进行分析。为了确定是否存在违规,他们需要将仿真结果与容许噪声规范进行比较。如果需要额外的裕量,那么工程师将返回至频域仿真,以便修改芯片、封装或电路板上的电容,从而进一步优化设计;他们甚至还可进一步回溯设计流程,对配电网络的布局进行优化。

一级系统OEM厂商需要实现更低功耗、更高性能和小型化的尺寸,而eSilicon可助力他们轻松应对所面临的挑战。他们不仅非常关注使用周期内的性能、散热管理和机械可靠性,也关心与固件及软件的集成。面对将此种规模的项目推向市场所涉及的复杂度,基于CPS流程使用ANSYS工具套件的设计与验证方法有助于eSilicon加快盈利时间。

参考资料

点击下方与 ANSYS 取得联系

联系我们
Contact Us
联系我们