确保电磁合规性

作者:STMicroelectronics公司模拟设计人员Xavier Lecoq与实习生Damien Rousseau,法国格勒诺布尔市

STMicroelectronics研发了一个工作流程,其能充分结合全波频域与电路仿真,进而在构建物理原型之前确定电磁干扰/电磁合规性以及电磁共存问题。经过验证,新方法能够在设计早期阶段发现并解决问题,从而避免研发时间延误4个月或者20%的不良后果。

Save PDF
STMicroelectronics high-performance 28nm digital-RF mixed System-of-Chip

“改进后的EM仿真技术和大规模HPC充分结合,使工程师能够以全波精确度仿真整个PCB。”

随着无线(WiFi、蓝牙、ZigBee等)和有线通信信道的迅猛增加、数据速率以及封装密度的日益提高,在满足电磁干扰(EMI)/电磁合规性(EMC)标准(避免共存接口之间相互干扰)时,工程师面临着愈发困难的挑战。过去是在设计过程中,通过采用电磁仿真器提取单独功能的S参数模型,以解决这些问题,这样做的难度很高。这种方法的精确度有限,原因是S参数模型的激励通常采用通用信号,因此全波仿真预测的电磁辐射可能与实际电路存在巨大偏差。

STMicroelectronics是一家面向自动驾驶车辆和物联网提供创新半导体解决方案的全球半导体公司,其工程师通过采用基于ANSYS HFSS 3D有限元模型(FEM)电磁(EM)求解器的工作流程建立相关结构模型并计算频域中的EM场,从而解决了这个难题。利用ANSYS Electronics Desktop环境可以把生成的S参数模型嵌入电路模型。HFSS电路分析器可提供针对HFSS模型的现实激励,以便准确预测实际电路的电磁辐射。采用这种方法生成的仿真结果与实验测量结果吻合良好,因此工程师能够信心十足地通过该方法确定EMI与共存问题,并评估潜在的解决方法。ANSYS工具能够快速实现鲁棒性的EMI/EMC合规性产品。

set-top box simulation

用于验证新仿真方法的机顶盒

 

electronics simulation workflow

用于生成全波模型现实激励的仿真工作流程

 

确保EMI/EMC合规性

现代电子产品设计的最困难之处在于,确保当今先进电子产品(如:手机、机顶盒、可穿戴设备等)中的众多数字接口和谐共存。难点是确保完整系统中的每个独立接口可以实现与该接口单独运行时相同的性能。现有仿真方法可解决单独的相互作用,如:确定双数据速率同步动态随机存取存储器(DDR SDRAM)是否可以与USB3.1连接。但是目前的先进产品中通常包含许多不同的功能特性,因此几乎不可能提前知道哪个功能特性有可能产生不利的相互作用。这些问题往往是在测试中才被发现,这就需要重新设计,因此当通过试错法解决问题时就会延误产品发布。

full-wave communications model

通信信道的全波模型

 

“ANSYS工具能够快速实现鲁棒性的EMI/EMC合规性产品。”

全波模型的现实激励

目前, 改进后的EM仿真方法与大规模高性能计算(HPC)充分结合,能够实现完整PCB的全波精确度仿真。STMicroelectronics工程师研发的方法更进一步,其能够采用基于现实激励模式的全波模型实施瞬态仿真。电路仿真结果可以反向输入到全波模型,以重现现实环境中的电磁场。此方法已经在现有机顶盒数字高速传输信道上得到验证,而且可用于在仿真领域评估潜在的EMI/EMC解决方法。

HFSS S参数模型被转换成类似SPICE的模型,并且链接到HFSS电路环境。根据相关结构、端口类型、宽带S参数建模扫频、网格设置以及收敛标准来定义适当的机顶盒类型与尺寸,使HFSS模型保持在可控的规模。由采用伪随机位序列(PRBS)的、IBIS格式的驱动程序设置端口激励,以重现实际用例。瞬态仿真生成的眼图和磁场与时域中的物理测量结果良好匹配。下一步是让激励回归HFSS,以便重新计算EM场,因此工程师能够关注在本例中比电场更重要的磁场。

electromagnetic simulation

采用默认设计、屏蔽和掩埋布线的平均磁场

 

 

“新的低成本、EMC合规性产品能够凭借更低的研发风险和更短的设计周期投入市场并创造收入。”

评估潜在的解决方法

STMicroelectronics工程师研究使用多种功能与物理布局方法,以解决EMI/EMC风险。工程师将单元接口(UI)的转换速率从5%提高到8%,能够在时钟频谱上实现平均降低3dB的效果,从而进一步降低辐射电磁场。此外,工程师还实施了扩频时钟(SSC)方法,其能够在五次谐波上使EMI降低10dB,在第五谐波上降低15dB。他们还在各种谐波上评估了在不同的谐波位置放置共模滤波器的效果。结果表明,针对此设计方案而言,当靠近信号源(本例中即片上系统(SoC))放置滤波器时,采用STMicroelectronics ECMF04-4HSWM10的共模滤波方案更有效率。时钟的偶数谐波中EMI辐射降低多达25dB。此外,工程师还评估了孔径为10mm×0.6mm的1mm铜屏蔽的影响,发现平均磁场增益从15dB提高到20dB,而2.4GHz~2.5GHz的屏蔽谐振频率除外,其增益只有6dB左右。另一方面,掩埋PCB布线把磁场增益从5dB提高到15dB,除了布线谐振频率,其辐射增益只有0.66dB左右。

高速数字通信技术的日益融合提高了满足EMI/EMC标准以及EM共存的难度。为确保合规性,许多新产品需要在原型构建阶段进行重新设计,这样会增加工程与原型成本,延误新产品上市并造成相应的收入损失。STMicroelectronics研发的新方法能够采用现实激励执行全波EM仿真。高精确度结果能够准确确定EMI/EMC与共存问题,以及在原型构建之前评估众多解决措施的相对效果。新的低成本、EMC合规性产品能够凭借更低的研发风险和更短的设计周期投入市场并创造收入。

EM simulation results

在三个不同位置采用共模滤波的时钟眼图

 

参考资料

ECMF components by STMicroelectronics www.st.com/ecmf

点击此处按钮和ANSYS进行对话

联系我们
联系我们

本网站使用Cookie来改善用户体验,您访问我们的网站即表示您同意接受所有符合我们的cookie政策的cookies。