IP Reliability Analysis

반도체 IP는 모든 SoC(시스템 온 칩) 설계의 핵심 부분입니다. 이러한 IP의 작동 신뢰성을 IP 자체에서 그리고 SoC의 컨텍스트 내에서 모두 분석해야 합니다. 따라서 이러한 IP의 신뢰성을 분석할 수 있으며 SoC 수준 검증을 위한 정확한 모델을 생성할 수 있는 강력한 플랫폼이 필요합니다. ANSYS Totem은 아날로그/혼합 신호 설계의 포괄적인 트랜지스터 수준 전력 노이즈 및 신뢰성 분석을 위한 플랫폼입니다. Totem은 다음 사례에 사용될 수 있습니다.

  • 완전한 맞춤형 Custom 설계에서 동적 전압 강하 분석
  • 혼합 신호 Mixed signal 설계
  • 계층적 모델링을 포함한 대규모 아날로그 설계
  • 취약점 조기 감지
  • SoC 분석을 위한 IP 모델링
IP Reliability Analysis