チップ-パッケージ協調解析

携帯電話やサーバーを対象にした電子システムでは、プロセッサやメモリのようなICは、アプリケーションやデータ処理の実行によって電力の大半を消費しています。これらのICはまた、大量のデータをI/O回路間で転送しており、電力、熱およびEMIシグネチャーなどいずれもマイナスの影響を与える大きな値です。

ICによる消費電力は、その供給電圧に直接関連しています。しきい値電圧は、対応したスケーリングを行わないため、供給電圧としきい値電圧間のギャップは小さくなり、ノイズマージンが減少します。

テクノロジーが比例してスケーリングすると、パッケージインピーダンスの増大により、コストと電力削減への動きが、チップレベルとパッケージレベルの電力供給回路網(PDN)の設計を複雑にします。これにより、チップ電圧がマイナスレベルに減少します。

RedHawkのCPA機能により、シームレスにパッケージレイアウトをインポートすることができ、パッケージ開封、パッケージを考慮した高精度なオンチップスタティックなIR降下のインダクタンスとACホットスポット解析を検討することができます。

チップ-パッケージ協調解析


熱を考慮したEM

ESDと電力/グラウンドおよびシグナルEMは、16nm未満レベルの信頼性に大きな影響を与える2つの大きな問題です。EMとESD解析の精度とカバレッジは極めて重要です。配線の電流増大とともに動作電圧が減少し、EM限界幅が狭くなります。FinFETでは、自己発熱の問題が熱の問題に加わります。自動車のような用途では、すべてのIC設計を理解し、解析、最適化することは、正常な熱動作のために不可欠です。

RedHawkでは、熱を考慮した電力/グラウンドおよびシグナルラインのEM検証にフルに対応しており、EM違反を正確に解析するとともに、先進の FinFETをベースとする設計においても誤検出を最小限に抑えています。ANSYS PathFinderと組み合わせて使用した場合、ANSYS RedHawkはSoCレベルのESDインテグリティ解析を実行して、ESDイベント(HBM、CDM)に起因する、あらゆる電流フローの経路(ワイヤおよびビア)の接続および相互接続のエラーチェックを可能にします。RedHawkは、電力EM、シグナルEMおよびSoC ESDサインオフに関して、ファウンドリ認証済みです。

熱を考慮したEM


容量と性能

今日のSoC(System on a chip)は、内容面での整合性が増大しており、先進のプロセス技術を使用しています。その結果、考慮すべき設計パラメータ数が急増しています。それによって、解析を行う上での性能のボトルネックが生じており、よくても数日を要することがあり、最悪の場合は、まったく実行されないことがあります。

RedHawkは、先進の分散マシンプロセス(DMP)技術を使用して10億インスタンスを超える設計をシミュレーションする容量と性能を有しています。DMPによって、サインオフ精度が維持されますが、それはフラットシミュレーションによってしか得られないものです。

DMPはまた、プライベートマシンクラスタで利用可能な処理能力とメモリ容量が増加したことを活かして、フル分散かつクロスカップル型のパッケージモデルによるチップのRLCネットワークマトリクス全体のシミュレーションを実行します。フルチップのフラット解析を実行することで、ANSYS RedHawkは動的な電圧降下、EM、およびESDに対するサインオフ精度を維持します。

容量と性能


シリコンで実証済みのサインオフ精度

チップレベルでは、最新のプロセス技術の使用は、通常、高速性能、大きな帯域幅、性能と電力とのより高い比、縮小ダイサイズのうち、1つ以上の要件が契機となります。プロセス技術が新しくなればなるほど、失敗の確率が増え、設計ミスのコストが増大します。したがって、サインオフ認証が重要になります。

すべてのプロセス技術に関して、ANSYSのエンジニアは、2006年から密接に代表的なファウンドリと共同作業を続けてきており、プロセスのすべての新たなルール、パラメータ、要件がANSYSソリューションによって検討され、それらの結果は、テストシリコンからの参照結果と相互関係を有しています。

ANSYSマルチフィジックスソリューションは、TSMCの最新の5nmプロセス技術を含め、すべての先進のFinFETプロセスノードにわたって、主要な全ファウンドリによって認証されています。ファウンドリ認証には、自己発熱、熱を考慮したEMおよび統計的EM予算(SEB)解析のための抽出、パワーインテグリティと信頼性、信号エレクトロマイグレーション(信号EM)および熱信頼性解析などがあります。これらの厳しい認証は、初回でのシリコンの合格に必須です。

シリコンで実証済みのサインオフ精度


電源ノイズのタイミングへの影響

設計におけるダイナミックな電圧降下は、クロックジッター、クリティカルパスおよびタイミングに影響を与える可能性があります。クロックや電力の複数の領域を持つ今日の設計では、クロックツリー性能を評価し、サインオフ前のジッター、信号のクロストーク、タイミングの問題を特定することが重要になります。

RedHawkの高速なフルチップレベルのタイミングへの影響解析をすることは、クロックツリー性能の評価への助けとなります。さらに、ジッター、信号のクロストークおよびタイミングの問題に影響を受ける可能性のある回路部分を特定することができます。RedHawkのSPICE精度のサインオフシミュレーションは、クロックツリーの問題点、影響を受けるクリティカルパスおよび回路のタイミングを特定し、それらに対する対策をとる上での助けとなります。

電源ノイズのタイミングへの影響


先進のICパッケージの整合性と信頼性

SoCを含む集積回路(IC)を設計するエンジニアの現在の戦略は、統合と小型化によって、性能を向上させ、帯域幅を広げるとともに、消費電力と占有面積を減少させることにあります。

どのパッケージ技術においても、統合、信頼性、コストは、最適化対象の3大要素です。統合要素は、電源と信号のノイズにまたがります。信頼性によって取り組む対象となるのは、熱、エレクトロマイグレーション(EM)、電磁波ノイズ(EMI)、熱誘導構造応力の問題です。コストは、ほとんどどの用途においても要素となり、特に家電製品やモノのインターネット(IoT)機器にそれが言えます。該当するパッケージ、ボードおよびシステムにおけるチップ(ダイレベル)の整合性と信頼性を最適化し、確実なものとすることは、非常に複雑で、複数のダイが関係すると複雑さが一層、増大します。

ANSYSソリューションにより、先進の2.5Dまたは3D-ICパッケージ設計は、チップ、パッケージおよびシステムレベルの整合性と信頼性の要件を満たすことが可能になります。ANSYSのソリューションは、TSMCの最新のCoWoS、InFO_MSおよびSoICのパッケージング技術を含むすべての先進の3D-ICパッケージング技術として認証されています。先進のパッケージのためのANSYSマルチフィジックスソリューションは、マルチダイ協調シミュレーションと協調解析を行って、抽出、電力と信号の整合性解析、電力と信号のエレクトロマイグレーション解析、熱ストレスおよび熱誘導ストレス解析を実行します。

先進のICパッケージの整合性と信頼性