衬底噪声

片上系统(SoC)半导体IC包含一个高速数据内核、模拟电路、灵敏射频(RF)模块和I/O接口。当这些模块被集成到同一块IC上,它们共享硅衬底,而且注入噪声可从一个模块传播到另一个模块中。ANSYS Canyon Substrate Extension (CSE)平台可对来自数字内核的噪声注入以及噪声在硅衬底(包括隔离结构)中的传播进行建模。ANSYS CSE平台的典型应用:

  • 芯片图像传感器:衬底中的噪声传播会干扰像素阵列或模拟模块,从而产生图像纹理
  • 汽车IC:从高速数字内核到灵敏RF电路的噪声传播会降低电路效率或导致RF干扰
  • 灵敏模拟电路:衬底中的噪声传播会影响灵敏模拟电路的正常运行