ANSYS PathFinder

ESD 完整性 从 IP 到 SoC

ANSYS PathFinder 可以帮助您规划、验证和钱和IP和全芯片Soc 设计 ,以实现ESD的 完整性和鲁棒性。Pathfinder 分析是基于版图和电路级别进行的,通过 Pathfinder 的分析,可以识别出并隔离那些能够在 CDM、HBM 或 MM 事件中损坏您的 IP 或者芯片的问题。

PathFinder 提供:

覆盖性
借助版图以及电路级别的分析,可以识别出并隔离那些能够在 CDM、HBM 或 MM 事件中损坏您的 IP 或者芯片的问题。

晶圆代工厂认证
PathFinder 作为 ESD 签核的解决方案,已经通过了多家晶圆代工厂的认证,从而确保了在寄生参数提取、HBM/CDM 事件仿真、ESD 放电路径的电流密度检查等方面的精度都达到了晶圆代工厂的标准。

根因定位
Pathfinder 提供了基于版图的分析及友好的 GUI 界面来快速定位那些有可能导致 ESD 损坏的版图问题。

Capabilities

全面覆盖:HBM/CDM ESD 事件

PathFinder 为您提供大部分芯片设计所要求的全面的片上 ESD 事件覆盖。

硅一致性的精确度

先进技术的电流密度的不断增加引发越来越多的 ESD 问题。PathFinder 在设计交付之前提供精确的 ESD 分析,以确保硅一次成功。

基于版图的分析以及根因定位

PathFinder 广泛采用基于 GUI 的调试环境,将帮助您快速找出版图问题并进行假设分析。

单次仿真以及结果分析

PathFinder 的集成式数据建模、提取及仿真引擎为您带来端到端的 ESD 验证解决方案。

功能和容量

通过分布式计算,PathFinder 可以在一次分析中同时处理数百个电源域,加快迭代时间。

从标准单元库到 SoC 级别的 ESD 完整性

PathFinder 为您提供所需的覆盖、精确度、功能和容量,可解决从标准单元到 SoC 级设计中的 ESD 问题。