Power Integrity

반도체 IP는 모든 SoC(시스템 온 칩) 설계의 핵심 부분입니다. 이러한 IP의 작동 신뢰성을 IP 자체에서 그리고 SoC의 컨텍스트 내에서 모두 분석해야 합니다. 따라서 이러한 IP의 신뢰성을 분석할 수 있으며 SoC 수준 검증을 위한 정확한 모델을 생성할 수 있는 강력한 플랫폼이 필요합니다. ANSYS Totem은 아날로그/혼합 신호 설계의 포괄적인 트랜지스터 수준 전력 노이즈 및 신뢰성 분석을 위한 플랫폼입니다. Totem은 다음 사례에 사용될 수 있습니다.

  • 다양한 기능적 조건의 동적 전력 노이즈
  • 테스트 작동 모드 중의 동적 전력 노이즈
  • 상태 전환 중의 동적 노이즈 커플링
  • 패키지 및 보드를 통한 노이즈의 영향
  • FinFET 설계 및 첨단 기술 노드의 노이즈 모델링