ANSYS Totem

ANSYS Totem

업계 유일의 파운드리 인증 아날로그 및 혼합 신호 EM/IR 솔루션

ANSYS Totem은 IP, 아날로그, 혼합 신호 및 맞춤형 디지털 설계에 대한 점차 더 엄격해지는 전력 및 신뢰성 요구사항을 충족시킬 수 있는 트랜지스터 수준의 전력 잡음 및 신뢰성 시뮬레이션 플랫폼입니다. Totem을 사용하면 SPICE 수준의 정확도로 패키지 및 기판 파라시틱을 고려하면서 설계 분석이 가능합니다.

Totem은 다음과 같은 혜택을 제공합니다.

유일한 완벽한 솔루션
Totem은 아날로그 및 디지털 콘텐츠가 모두 포함된 복잡한 혼합 신호 IP 블록을 기본적으로 분석 할 수 있는 유일한 솔루션입니다.

선도적인 사인 오프 기능
Totem은 7nm에 이르는 모든 파운드리용 사인오프 플랫폼으로, IP, 아날로그 및 맞춤형 IC 설계에 대한 엄격한 전원 잡음 및 신뢰성 요구사항을 충족시킬 수 있습니다.

패키지 인식 분석
Totem은 패키지 및 기판 파라시틱을 전력 잡음 및 열 인식 EM 분석에 고려하면서 SPICE 수준의 정확도를 제공합니다.

Capabilities

실리콘 검증 아날로그 및 혼합 신호 EM/IR 사인 오프

ANSYS Totem은 입증된 실리콘 트랙 기록을 갖춘 업계 유일의 아날로그 및 혼합 신호 전력 무결성 및 신뢰성 솔루션입니다.

Silicon-Proven Analog and Mixed-Signal EM/IR Sign-off
전력 관리 IC의 분석

전원 관리는 거의 모든 전자 IC 및 시스템의 핵심 구성 요소입니다. Totem을 사용하면 PMIC의 설계 약점을 분석하고 식별할 수 있습니다.

Analysis of Power Management ICs
고속 기가비트 SerDes IP 분석

Total을 사용하면 멀티기가비트 SerDes IP의 전원 잡음 및 안정성 문제를 식별하고 완화할 수 있습니다.

Analysis of High-Speed Gigabit SerDes IP
기판 잡음 분석

Totem의 실리콘 상관 분석은 타이밍, 주파수 도메인 분석 및 가드 링 품질에 미치는 잡음 영향을 평가하는 데 도움이 됩니다.

Substrate Noise Analysis
디버그 및 근본 원인 분석

Totem의 다기능 GUI를 사용하면 레이아웃에서 시뮬레이션 결과를 오버레이하고 대화식 근본 원인 분석 및 what-if 수정을 수행하여 설계 주기를 단축할 수 있습니다.

Debug and Root Cause Analysis
IP 사인 오프 및 SoC 통합

Totem을 사용하여 아날로그 및 혼합 신호 IP를 사인 오프하고, 연결 제한, 전압 강하 임계값 및 규칙과 같은 SoC 통합 제약 조건을 포함하고 검증할 수 있습니다.

IP Sign-off and SoC Integration

See how our customers are using our software:

More music, less noise

잡음이 없는 인포테인먼트 칩 설계

자동차 인포테인먼트 장치가 더 복잡해짐에 따라, 설계자들은 신뢰성 있고, 잡음 없는 성능을 보장하기 위해 칩 레벨 시뮬레이션으로 전환합니다. NXP 엔지니어들은 설치 공간을 75% 줄이고 비용을 낮춘 우수한 음질의 새 디지털 자동차 라디오용 IC 칩을 설계했습니다.

View Case Study