IPの信頼性解析

半導体IPは、すべてのシステムオンチップ(SoC:System on Chip)設計の重要な部品です。IPの動作信頼性は、IP自体と、SoCとの関連性の両方で解析することが必要なため、IPの信頼性の解析とSoCレベルでの検証用の正確なモデルの生成の両方が可能な、ロバストなプラットフォームが重要です。ANSYS Totemは、アナログ/混合信号設計用のトランジスタレベルのパワーノイズおよび信頼性解析プラットフォームです。ANSYS Totemの一般的な用途には以下が含まれます。

  • フルカスタム設計での動的電圧降下の解析
  • 混合信号設計
  • 階層モデリングによる大規模アナログ設計
  • 早期脆弱性検出
  • SoC解析用のIPモデリング